Arquitetura e Verificação de um Sistema Digital Baseado na Criptografia AES 128 Bits

LEANDRO BARBOSA LIMA; YUZO IANO

LEANDRO BARBOSA LIMA Hospital de Guarnição de Porto Velho
YUZO IANO Universidade de Campinas - SP

Palavras-chave: AES, Criptografia, HDL, Segurança de Hardware, Verificação Funcional, Verilog

Resumo

Ao desenvolver um novo sistema, é importante verificar que o sistema está em conformidade com os requisitos documentados e fornece recursos específicos. Dessa forma o design e verificação, comumente conhecida como front-end no fluxo de projetos de circuitos integrados digitais, concentram o máximo de atenção nesta fase de projeto afim de garantir a funcionalidade do dispositivo de forma segura. Ao garantir de forma segura a funcionalidade do sistema, através da implementação de componentes de virificação funcional para a validação “verificação funcional” a metodologia eRM (Metodologia de Reuso com Linguagem-e), para gerar estimulos no dispositivo AES (Encryption Standard Advance). A verificação é realizada no dispositivo digital AES que implementado em HDL (Linguagem de Descrição de Hardware) Verilog. Tem como funcionalidade criptografar e decriptografar textos, podendo gerar chaves com tamanho de 128 bits. A fim de assegurar a funcionalidade do dispositivo, o recurso de cobertura de código, também foi utilizada. Há muitas vantagens em usar tal recurso no design, podendo ser utilizado na verificação funcional através de assertions SVA, pois são nativamente integrados ao idioma na linguagem System Verylog, podem ser verificados na simulação e na verificação formal e são convenientes para os designers usarem durante a codificação.

Downloads

Não há dados estatísticos.

Biografia do Autor

LEANDRO BARBOSA LIMA, Hospital de Guarnição de Porto Velho

O autor é doutorando em Engenharia Elétrica e Computação pela Universidade Estadual de Campinas – UNICAMP, Mestre em Engenharia Elétrica e Computação pela Universidade Estadual de Campinas – UNICAMP, Especialização em Cybercrime e Cybersecurity Prevenção e Investigação de Crimes Digitais pela Unyleya. Possui cursos na área circuitos integrados digitais, segurança e proteção cibernética. Atualmente, exerce a função de chefe da seção técnica de informática e da subseção de segurança da informação do Hospital de Guarnição de Porto Velho. Já foi instrutor nos cursos de projetista de circuito integrado digital nos centros de treinamento: CTI Renato Archer e CTSP/USP.

YUZO IANO, Universidade de Campinas - SP

Yuzo Iano é doutor em Engenharia Elétrica pela Universidade Estadual de Campinas/SP – UNICAMP. Atualmente é professor titular da Unicamp. Tem experiência na área de Engenharia Elétrica, com ênfase em Telecomunicações, Eletrônica e Tecnologia da Informação. Ele trabalha nos seguintes assuntos: transmissão digital e processamento de imagens/áudio/vídeo/dados, HDTV, televisão digital, redes 4G/5G, middleware, transmissão, canalização, transmissão de sinais de televisão, reconhecimento de padrões, codificação digital de sinais, transmissão e armazenamento de dados e cidades inteligentes /digitais.